半导体集成电路门阵列是一种常用的数字电路，由多个门电路组成，可以实现各种逻辑功能。门阵列的设计是半导体集成电路设计的重要组成部分，其设计质量直接影响到电路的性能和可靠性。SJ/T 10607-1994《半导体集成电路门阵列设计总则》规定了门阵列的设计总则，包括以下方面的要求：

1. 电路设计
门阵列的电路设计应符合逻辑功能要求，同时考虑电路的可靠性、功耗、速度等因素。电路应采用标准的逻辑单元，避免使用非标准的逻辑单元。电路应具有良好的可测试性，方便测试和维修。

2. 电路布局
门阵列的电路布局应符合电路设计要求，同时考虑电路的可靠性、功耗、速度等因素。电路布局应避免出现电磁干扰和互相干扰的情况，同时应考虑电路的散热和可维护性。

3. 电路测试
门阵列的电路测试应符合电路设计要求，同时考虑测试的可靠性和效率。测试应覆盖所有的逻辑功能和电路状态，同时应考虑测试的自动化和可重复性。

SJ/T 10607-1994《半导体集成电路门阵列设计总则》还规定了门阵列的封装和标识要求，包括封装形式、引脚排列、标识等方面的要求。门阵列的封装应符合电路设计要求，同时考虑封装的可靠性和成本。门阵列的标识应包括型号、生产厂家、生产日期等信息，方便用户使用和维护。

相关标准
GB/T 15287-2008 半导体集成电路设计规范
GB/T 15288-2008 半导体集成电路布图规范
GB/T 15289-2008 半导体集成电路测试规范
GB/T 15290-2008 半导体集成电路封装规范
GB/T 15291-2008 半导体集成电路标识规范