可测性总线是一种用于测试电子系统的技术，它可以提高测试效率和测试覆盖率，减少测试成本和测试时间。可测性总线标准是为了保证可测性总线的互操作性和可靠性而制定的。SJ/T 10566-1994规定了可测性总线的标准测试存取口和连界扫描结构。

标准测试存取口是可测性总线的核心部分，它是测试数据和测试控制信号的输入输出接口。标准测试存取口包括测试数据输入端口、测试数据输出端口、测试模式选择端口、测试模式应用端口、测试模式控制端口和测试状态控制端口。这些端口的功能和信号定义在标准中都有详细说明。

连界扫描结构是可测性总线的另一个重要组成部分，它是用于实现测试数据的传输和测试模式的应用的。连界扫描结构包括扫描输入端口、扫描输出端口、扫描移位控制端口和扫描状态控制端口。这些端口的功能和信号定义在标准中也有详细说明。

可测性总线标准的制定旨在提高测试效率和测试覆盖率，减少测试成本和测试时间。通过使用可测性总线，可以实现对电子系统的全面测试，包括逻辑测试、故障模拟测试、边界扫描测试等。同时，可测性总线还可以提供测试数据的压缩和解压缩功能，从而减少测试数据的传输时间和存储空间。

相关标准
GB/T 18268-2000 可测性总线测试模式规范
GB/T 18269-2000 可测性总线测试数据压缩规范
GB/T 18270-2000 可测性总线测试数据解压缩规范
GB/T 18271-2000 可测性总线测试数据格式规范
GB/T 18272-2000 可测性总线测试状态机规范