IP核是现代芯片设计中的重要组成部分，它们可以提高芯片设计的效率和可靠性。然而，由于IP核的复杂性和多样性，其测试和验证工作也变得越来越困难。为了解决这一问题，SJ/T 11699-2018 IP核可测性设计指南提出了一系列可行的设计规范和测试方法，以提高IP核的可测性和测试效率。

IP核可测性设计的基本原则包括以下几点：

1.设计可测性应该是IP核设计的一个重要目标，应该在设计的早期阶段就考虑到测试的需求。

2.设计应该遵循模块化原则，将IP核分解为多个可测试的模块，以便于测试和验证。

3.设计应该遵循标准化原则，使用标准接口和协议，以便于测试和验证。

4.设计应该遵循可重用性原则，设计可重用的测试模块和测试用例，以便于测试和验证。

IP核可测性设计的流程包括以下几个步骤：

1.需求分析：确定IP核的测试需求和测试目标。

2.设计规范：根据测试需求和测试目标，制定IP核的设计规范。

3.设计实现：根据设计规范，实现IP核的设计。

4.测试计划：制定IP核的测试计划，包括测试方法、测试用例、测试环境等。

5.测试执行：执行IP核的测试计划，验证IP核的功能和性能。

6.测试评估：评估IP核的测试结果，确定是否满足测试需求和测试目标。

IP核可测性设计的规范包括以下几个方面：

1.接口规范：定义IP核的输入输出接口，包括信号名称、信号类型、信号宽度等。

2.时序规范：定义IP核的时序要求，包括时钟频率、时序关系、时序约束等。

3.状态机规范：定义IP核的状态机设计，包括状态转移条件、状态转移时序等。

4.测试模式规范：定义IP核的测试模式，包括功能测试模式、结构测试模式、故障模式等。

5.测试用例规范：定义IP核的测试用例，包括测试输入、测试输出、测试步骤等。

IP核可测性设计的测试方法包括以下几个方面：

1.功能测试：测试IP核的功能是否符合设计规范和需求。

2.结构测试：测试IP核的内部结构是否符合设计规范和需求。

3.时序测试：测试IP核的时序是否符合设计规范和需求。

4.故障模式测试：测试IP核在故障模式下的响应和恢复能力。

5.性能测试：测试IP核的性能是否符合设计规范和需求。

相关标准
GB/T 22239-2019 芯片测试规范
GB/T 22240-2019 芯片测试数据格式
GB/T 22241-2019 芯片测试数据管理
GB/T 22242-2019 芯片测试设备
GB/T 22243-2019 芯片测试自动化